国家卫生和计划生育委员会重点实验室评估系统

在本文中，我们使用90nm CMOS的SPICE模型来绘制NMOS晶体管的关键电学关系。

在前一篇文章中，我解释了如何获得集成电路MOSFET的高级SPICE模型，并将其纳入LTspice仿真中。然后，我们使用这个模型来研究NMOS晶体管的阈值电压。在本文中，我们将使用相同的模型来生成直观地传达晶体管电气行为的图。

绘制漏极电流与漏极电压

我们将从生成漏极电流（ID）与漏极-源极电压（VDS）的基本图开始。为此，我们将栅极电压设置为远高于阈值电压的固定值，然后执行直流扫描模拟，其中VDD的值逐渐增加。图1显示了我们将要使用的示意图。

用于产生漏极电流对漏极电压曲线的LTspice NMOS示意图。

图1。基本NMOS晶体管的LTspice示意图。我们将使用它来生成漏极电流与漏极电压的曲线。

1V的栅极-源极电压（VGS）远远高于320 mV，这是我们在前一篇文章中通过模拟发现的阈值电压。同时，图1右下角的.dc模拟命令告诉LTspice做两件事：

以0.01 V的增量将V2电源（VDD）从0 V增加到1.5 V。

使用此系列VDD值作为自变量。

我们的模拟结果如图2所示。

图1中NMOS晶体管的漏极电流与漏极电压。

图2:我们的漏极电流与漏极-源极电压的初始曲线图。

栅极电压足够高以使能导通，因此一旦VDS增加到零以上，电流就开始流动。对于较低的漏极电压，漏极电流响应于VDS的线性增加而线性增加。然而，漏极电流在大约0.4V处开始变平，并且此后增加得更慢。从曲线图的较高斜率部分到较低斜率部分的这种转变对应于从FET的线性区域到其饱和区域的转变。

当漏极电压较低时，栅极电压打开从漏极延伸到源极的沟道，电流更自由地流过FET的沟道。随着漏极电压接近过驱动电压，漏极处的沟道被夹断，电流不再像以前那样自由流动。过驱动电压等于栅极电压减去阈值电压。

测量线性区域的电阻

线性区域中的NMOS表现得像电压控制的电阻器。这就是这个区域的名字——当电流流过普通电阻时，电压和电流之间的关系是线性的。如果我们观察欧姆定律，这一点是显而易见的：

如果我们用我们许多人在高中代数中使用的字母代替V、I和R，欧姆定律就变成了：

解释

y、 纵轴，是电压

x、 横轴，是电流

m、 绘制线的斜率是阻力。

为了确定线性区域中NMOS晶体管的电阻，我们只需要找到m。由于我们在图2中绘制了漏极电流和漏极电压之间的关系，我们已经完成了一半。然而，我们在y轴上绘制电流，在x轴上绘制电压——要使V=IR工作，电压必须是y值，电流必须是x。m不是图2中直线的斜率，而是斜率的倒数。

这只增加了一个额外的步骤。我们使用LTspice来找到斜率（图3），然后取倒数。

光标框显示漏极电流与漏极电压曲线的斜率。

图3。在FET的线性区域中找到漏极电流与漏极电压曲线的斜率。

该线的斜率为0.00084。因此，总电阻为1/0.00084=1190Ω。该总电阻包括一个100Ω的漏极电阻器，使NMOS的沟道电阻等于1090Ω。

更高的栅极-源极电压使沟道更导电，因此如果我们增加栅极电压，我们可以预期该电阻会降低。图4显示了如果我将栅极电压增加到2V会发生什么。

一旦栅极电压增加，漏极电流对漏极电压曲线的斜率。

图4。一旦栅极电压增加到2V，漏极电流对漏极电压曲线的斜率。

当VGS=2 V时，斜率等于0.00099。取该值的倒数得出1010Ω。一旦我们减去100Ω的漏极电阻，FET在线性区域的沟道电阻为910Ω。这比我们之前的电阻值减少了180Ω，所以我们可以认为我们的预期得到了证实。

生成一组特征曲线

FET行为的讨论通常伴随着漏极电流对漏极电压的图，该图包括多条曲线来表示不同栅极到源极电压的结果。这允许单个绘图来传达关于栅极到源极电压、漏极到源极的电压和漏极电流之间的电关系的大量信息。

要在LTspice中生成这种类型的图，我们只需要修改模拟命令，使其指定V2和V1（即栅极电压）的扫描。新的模拟命令是：

V2扫描与以前相同，但我们添加了文本，告诉LTspice以0.5 V的增量将V1源从0 V增加到3 V。结果是图5中的多色图。

七个不同栅极电压值的漏极电流与漏极电压。

图5。栅极电压的七个不同值的漏极电流与漏极电压。

要使绘图显示如图5所示的图例，只需执行以下步骤：

在绘图窗口上单击鼠标右键。

转到“查看”。

选择步骤图例。

总结

SPICE模拟是了解更多MOSFET和研究细微电气细节或复杂电路实现的好方法。预测技术模型网站上免费提供的高级模型使我们即使在使用现代集成电路中使用的MOSFET技术时也能保持模拟的准确性。